earcing, 137 10 113 07 12140/1 12370P1.htm



# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-102370

(43)Dat of publication of application: 07.05.1988

(51)Int.CL

H01L 29/78 H01L 27/08

(21)Application number: 61-248754

(71)Applicant:

MATSUSHITA ELECTRONICS CORP

(22)Date of filing:

20.10.1986

(72)Inventor:

SATO KAZUO


#### (54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To reduce the area required for isolation of an MIS nonvolatile memory device and realize a high integrity by a method wherein the MIS nonvolatile memory device of the same conductivity type as a substrate is formed in a 1st well region and MIS field effect transistors which form a complementary pair are provided in a 2nd well region and an isolation epitaxial

region respectively.

CONSTITUTION: An N-type MNOS nonvolatile memory transistor is formed in the surface region of 1st P-type well layer 4. The transistor has N-type diffused layers 7 and 8 as source and drain and has a gate electrode 11 on an silicon oxide film 9 and a silicon nitride film 10. The thickness of the silicon oxide film 9 is selected to be about 20 & angst; in order to be used as the tunnel medium of the MNOS memory transistor. As the gate insulating film, for instance, a high dielectric film such as an aluminum oxide (Al2O3) film or a tantalum oxide (Ta2O3) film may be employed in place of the silicon nitride film.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japan Patent Office

⑩日本国特许庁(JP)

⑩ 特許出願公開

# 母 公 関 特 許 公 報 (A)

昭63-102370

@Int.Cl.4

識別記号 371

リエル かりかけ 性にノノ

庁内塾理番号

母公開 昭和63年(1988)5月7日

H 01 L 29/78 27/08 7514-5F 7373-5F

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称 半導体装置

②特 頭 昭61-248754 ②出 顧 昭61(1986)10月20日

G 発明者 佐藤

和 夫 大阪府門

大阪府門真市大学門真1006番地 松下電子工業株式会社内

砂出 頭 人 松下電子工業株式会社

大阪府門真市大字門真1006番地

20代理人 弁理士 中尾 敏男 外1名

明 無 會

対明の名称
半導体装置

- 2、特許請求の範囲
  - (i) 一導電型半導体基板に反対導電型の埋め込み 拡散領域および同一導電型のエピタキシャル 層、ならびに、前記エピタキシャル層に反対導 電型の第1のウエル領域および前記埋め込み並 数領域に選し、同エピタキシャル層を分離で込みが で対導電型の第2のウエル領域を備え、前記第 1のウエル領域にMIS型不揮発性記憶素子、 前記第2のウエル領域および前記分離エピタキ シャル層に、おのおの、相補対をなすMIS型 電気効果トランジスタをそなえた半導体装置。
  - ② MIS型不揮発性記位素子がMNOS(金属 - 霊化シリコン膜ー酸化シリコン膜ー半導体) 型不揮発性記憶素子であることを特徴とする特 鉄額水の範囲第(1)項記載の半導体整備。

本発明はMIS(金属一般投物一半導体)型不 揮発性記憶素子を催えた半導体装置に関するもの である。

従来の技術

LSL技術の進歩に伴ない、半導体集積回路の 黄性能化、高級能化が進む中で、同一チップ上に「 MIS型不揮発性記憶素子を用いた電気的接き換 え可能なROM(EEPROM)とマイクロコン ピュータなどの制御回路機能とを共存させる要求 が高まっている。たとえば、M【S型不採発性記 世素子の1つとして、シリコン若板上にトンネリ ング媒体となりうる薄い酸化膜を形成し、その上 に重化シリコン餌を形成させ、さらにその上にゲ ート電極を形成したMNOS(金旗-笠化シリコ ン購一酸化シリコン膜ー半導体)構造の不揮更性。 メモリトランジスタがよく知られているが、この MNOSメモリトランジスタを用いたメモリ回路 部と、このメモリ回路をコントロールする制御回 路部とを同一チップに共存させたMNOSメモリ 内蔵の1チップマイクロコンピュータがある。



## 特開昭63-102370(2)

このようなMIS型を住記は素子からなスターと、MIS型で表別を表別である。 MIS型では、MIS型

こうした不採発性配位素子とCMOS素子を同一チャブ上に共存させた半導体接便を実現するには、不算発性配位素子とCMOS素子とを電気には、不算発性配位素子とCMOS素子とを電気に、分離する必要があり、従来は第2図に示するのとなどを表し、前記エピタキシャル層に不揮発性配位素を形成し、一方、CMOS素子はエピタキシャ

上記目的を選成するために、本発明は一導電型 半導体基板に反対導電型の型との型と、 が関ー導電型のエピタキシャル層を選え、 のウェルタ に反対導電型のカエピタキシャル層に及対導 に 退か 2 のウェル 領域 に 設め 2 のウェル 領域 に 前記 第 1 のウェル 領域 に 前記 第 2 のウェル 層に が 3 が 3 が 4 に 2 が 4 に 2 が 5 が 5 に 2 に 2 が 5 が 5 が 7 に 2 が 7 を 7 に 2 が 7 に 2

#### 作用

本発明の構造によれば、エピタキシャル圏から 塩め込み拡散領域に達する第2のウエル領域内お よび、同ウエル領域と進め込み拡散領域とにより 分徴された分類エピタキシャル層内にCMOS素 子が設けられているため、不揮発性記憶素子はエ ピタキシャル圏の第1のウエル領域内に形成する ことで、セル面積を非常に小さくすることができる。 ル層とエピタキシャル層内のウエル領域に形成して分類する構造が通常であった。

発明が解決しようとする問題点

しかしなから、第2図に示すような従来の構造では、CMOSのウエル領域の空芝層と基板のの空芝層と基板の空芝層と基板の空芝層と基板の空芝層と基板の空芝層と基板の空芝層と基板と同葉位とのでは、エピタキシャル層を厚くすると不は強いる方が、エピタキシャル層を厚くすると不は発性には素子を分離する分類拡散的が非常に深いがした。メモリ回路部の集積度があまり上からないといった欠点を有していた。

本発明の目的は、MIS型不揮発性記憶素子およびCMOS回路を同一チップ上に共存させる半 準体装置において、MIS型不揮発性素子の分盤 に必要な面積を減少させ、高葉積化をはかること ができる構造を提供することにある。

問題点を解決するための手段

#### **筑 法 例**

10<sup>16</sup> ca<sup>-1</sup> 復度の進度で、原みは7 👊 とした。

## 特開昭63-102370(3)

成する熱処理においては、P型の塩め込み槽2か 上部にも拡散するので、ウエル層5とP型塩め込 み層2とがオーバーラップするように熱処理条件 を斜御する。

以上のように形成された第1のP型ウエル層をの表面は域に、nチャネル型のMNOS型不揮発性メモリトランジスタを形成する。このトランジスタは、n型拡散層で、8を、それぞれ、ソース,ドレインとし、酸化シリコン酸9, 変化シリコン酸10上にゲート電極11を設けた構造となっている。酸化シリコンが媒体となりうるように、膜厚を約20人とした。さらに、酸化シリコン酸9上の変化シリコン酸10は、シラン(SiH4)とアンモニア(NH1)の化学反応に至づく気相成長法により約500人形成させ、ゲート電板11としては、ポリシリコンの全項性電板を用いた。

さらに、第2のP型ウエル層5の表面領域に、 nチャネル型MOSトランジスタを形成する。こ

いた場合について述べたが、ゲート絶録膜として 変化シリコン膜の代りに、たとえば酸化アルミニ ウム(A & O 1)、酸化タンタル(Ta 2 O 2)等の 高額電体膜を用いてもよい。

#### 発明の効果

以上のように、本発明の構造によれば、MIS 型不揮発性記憶素子およびCMOS素子の双方を 随えた半導体装置において、MIS型不揮発性記 憶素子の分類に必要な面積を大幅に減少させるこ とが可能となり、高集被化に大きく寄与することが できる。

### 4、図面の簡単な説明

第1図は本発明の一実施例である半導体袋匠の 精造断面図、第2図は従来の半導体袋匠の断面構 建図である。

1 ······ n 型シリコン医板、 2 ····· P 型埋め込み層、 3 ····· n 型エピタキシャル層、 4 · 5 ····· P 型ウエル層、 6 ····· 分類エピタキシャル層、 7 · 8 ···· n 型拡散層、 9 ···· 一酸化シリコン腹、 1 0

のトランジスタは、n型拡数層12、13をソース、ドレインとし、ゲート絶線膜14上にゲート電極15を設けた精造である。ゲート絶級膜14として二酸化シリコン膜を用い、ゲート電極15として、たとえばポリシリコンの金属性電極を用いる。

また、分離エピタキシャル層 6 の表面領域に、 Pチャネル型のMOSトランジスタを形成する。 このトランジスタは、P型拡散層 1 6 、 1 7 をそれぞれソース。ドレインとし、ゲート絶縁膜 1 8 上にゲート電極 1 9 を設けた構造である。ゲート 絶縁膜 1 8 としては、二酸化シリコン膜を用い、 ゲート電極 1 9 としては、たとえばポリシリコン の金属性質極を用いる。

最後に、上述のnチャネルMOSトランジスタ 、とPチャネルMOSトランジスタを相補的に接続 することによりCMOS回路を構成することかで さる。

本実施例ではMIS型不揮発性記憶素子として、MNOS型不揮発性メモリトランジスクを用

…… 室化シリコン膜、11……ゲート電極、12, 13…… n型拡散層、14……ゲート絶縁膜、15 ……ゲート電極、16,17…… P型拡散層、18 ……ゲート発展、19……ゲート電極。

代理人の氏名 弁理士 中東敏勇 ほか1名

# 待開昭63-102370(4)

